QuestaSim SE v10.6c免费版 附使用教程

QuestaSim SE是由Mentor Graphics公司开发的一款高级仿真模拟软件，主要包含HDL模拟器、约束求解器、判断引擎等工具，适用于各类产品的仿真模拟和调试等。为了方便使用，小编特意带来了使用教程，需要的朋友不要错过哦!

QuestaSim特点：

*内建单内核仿真器支持SystemVerilog、verilog、VHDL、PSL以及SystemC。

*内建约束解释器支持Constrained-random激励生成，以实现Testbench-Automation;

*支持基于PSL，SystemVerilog语言断言的功能验证，支持业界最著名的0-in Checkware 断言库功能验证

*集成化支持功能覆盖率检查与分析

*高性能的RTL和Gate-level仿真速度

*支持用SystemVerilog和SystemC实现高层次testbench设计与调试

*高性能集成化的混合语言调试环境加速对混合验证语言;(SystemVerilog，SystemC，PSL，VHDL，Verilog)的交叉调试与分析

*基于标准的解决方案能支持所有的流程，便于保护验证上的投资

*提供最高性价比的功能验证解决方案

Questa AFV提供真正的混合语言验证

Questa AFV是以混合语言流程 (mixed language flow) 为目标的单核心验证解决方案，

它同时支持SystemVerilog、VHDL、PSL和SystemC，使设计人员能够选择最合适的语言。

除此之外，与SystemVerilog验证能力的紧密连结，并将其用于受限随机

(constrainedrandom)测试平台的产生以及功能覆盖率的验证也对VHDL使用者大有好处。

QuestaSim用户界面与ModelSim类似，命令也完全兼容。

QuestaSim 10.6c安装教程

1、小编提供的QuestaSim 10.6c分为32位和64位两个版本，根据系统位数选择相应的安装文件，双击开始加载，如图

2、加载完成，进入QuestaSim 10.6c安装向导界面，点击下一步

3、选择软件安装目录，默认为“C:\questasim64_10.6c”，可以点浏览修改

4、弹出如图提示框，我们点击是

5、接着需要阅读软件的许可协议内容，点击同意开始安装

6、QuestaSim 10.6c正在安装中

7、过程比较慢，耐心等待，安装完成即可

QuestaSim使用教程

1.建立work库

在Transcript中输入命令vlib work，此时work库是空的。

2.File→New→project

建立工程，填写工程名sat1。

2添加已经存在的.V文件,sat.v和sat_tb.v

3.进行编译(vlog编译命令)

在Transcript中输入命令vlog +acc vlog +acc D:/temp/aa/*.v

+acc 去掉一些杂质，保留下所有该保留的东西。 4.进行仿真

vsim test_sat (test_sat是自动生成的，有的也不会自动生成一样的名字的，但会生成相应功能不同名字的文件，此文件不可读，属于机器文件，如果没有成成test_sat，则点击library→sat_tb)

右键点击test_sat，add to→wave→All items in design

5. run 100ns

6. 或者add wave –r/*

点击此键 zoom full

更新说明

改进了SystemVerilog TB / OVM / UVM的性能和错误消息;

改进了VHDL和混合VHDL / Verilog的性能;

提高了Altera和Xilinx VHDL库组件的性能;

新增加的工具栏用于改善GUI(这由编辑首选项控制);

对VHDL动态访问类型的新调试支持;

为新的Visualizer调试环境创建本机设计数据库和波形数据库;

对SystemC 2.3的新支持(Questa Prime或Questa Core的选项);

运行管理器(VRM)容量改进，主动网格作业检查，以及运行时新的设计自动化(RTDA)网格支持;

新的覆盖自动保存，加上数据库容量和性能改进，为合并时间提供数量级的改进;

提高HTML性能，减少内存使用和更改报表控制;

增强对Liberty库模型和属性(PA)的支持;

增强对嵌入式开关和供应相关属性(PA)的分析和仿真支持;

支持新的Visualizer调试环境(PA);

提训容量和性能等。